পাওয়ার সেমিকন্ডাক্টর ডিভাইসগুলি শিল্প, খরচ, সামরিক এবং অন্যান্য ক্ষেত্রে ব্যাপকভাবে ব্যবহৃত হয় এবং একটি উচ্চ কৌশলগত অবস্থান রয়েছে।চলুন একটি ছবি থেকে পাওয়ার ডিভাইসের সামগ্রিক চিত্র দেখে নেওয়া যাক:
সার্কিট সংকেত নিয়ন্ত্রণের মাত্রা অনুযায়ী পাওয়ার সেমিকন্ডাক্টর ডিভাইসগুলিকে সম্পূর্ণ টাইপ, আধা-নিয়ন্ত্রিত প্রকার এবং অ-নিয়ন্ত্রিত প্রকারে ভাগ করা যায়।অথবা ড্রাইভিং সার্কিটের সংকেত বৈশিষ্ট্য অনুযায়ী, এটি ভোল্টেজ-চালিত প্রকার, বর্তমান-চালিত প্রকার ইত্যাদিতে বিভক্ত করা যেতে পারে।
| শ্রেণীবিভাগ | টাইপ | নির্দিষ্ট পাওয়ার সেমিকন্ডাক্টর ডিভাইস |
| বৈদ্যুতিক সংকেত নিয়ন্ত্রণ | আধা-নিয়ন্ত্রিত প্রকার | SCR |
| সম্পূর্ণ নিয়ন্ত্রণ | GTO, GTR, MOSFET, IGBT | |
| অনিয়ন্ত্রিত | পাওয়ার ডায়োড | |
| ড্রাইভিং সংকেত বৈশিষ্ট্য | ভোল্টেজ চালিত প্রকার | IGBT, MOSFET, SITH |
| বর্তমান চালিত প্রকার | SCR, GTO, GTR | |
| কার্যকর সংকেত তরঙ্গরূপ | পালস ট্রিগার টাইপ | SCR, GTO |
| বৈদ্যুতিন নিয়ন্ত্রণ প্রকার | GTR, MOSFET, IGBT | |
| যে পরিস্থিতিতে বর্তমান-বহনকারী ইলেকট্রন অংশগ্রহণ করে | বাইপোলার ডিভাইস | পাওয়ার ডায়োড, SCR, GTO, GTR, BSIT, BJT |
| ইউনিপোলার ডিভাইস | MOSFET, SIT | |
| কম্পোজিট ডিভাইস | MCT, IGBT, SITH এবং IGCT |
বিভিন্ন পাওয়ার সেমিকন্ডাক্টর ডিভাইসের বিভিন্ন বৈশিষ্ট্য রয়েছে যেমন ভোল্টেজ, বর্তমান ক্ষমতা, প্রতিবন্ধকতা ক্ষমতা এবং আকার।প্রকৃত ব্যবহারে, বিভিন্ন ক্ষেত্র এবং চাহিদা অনুযায়ী উপযুক্ত ডিভাইস নির্বাচন করা প্রয়োজন।
সেমিকন্ডাক্টর শিল্প তার জন্মের পর থেকে তিন প্রজন্মের বস্তুগত পরিবর্তনের মধ্য দিয়ে গেছে।এখন পর্যন্ত, Si দ্বারা উপস্থাপিত প্রথম সেমিকন্ডাক্টর উপাদান এখনও প্রধানত পাওয়ার সেমিকন্ডাক্টর ডিভাইসের ক্ষেত্রে ব্যবহৃত হয়।
| অর্ধপরিবাহী উপাদান | ব্যান্ডগ্যাপ (eV) | গলনাঙ্ক (K) | প্রধান আবেদন | |
| 1 ম প্রজন্মের অর্ধপরিবাহী উপকরণ | Ge | 1.1 | 1221 | কম ভোল্টেজ, কম ফ্রিকোয়েন্সি, মিডিয়াম পাওয়ার ট্রানজিস্টর, ফটোডিটেক্টর |
| ২য় প্রজন্মের সেমিকন্ডাক্টর উপকরণ | Si | 0.7 | 1687 | |
| 3য় প্রজন্মের অর্ধপরিবাহী উপকরণ | GaAs | 1.4 | 1511 | মাইক্রোওয়েভ, মিলিমিটার তরঙ্গ ডিভাইস, আলো নির্গত ডিভাইস |
| SiC | ৩.০৫ | 2826 | 1. উচ্চ-তাপমাত্রা, উচ্চ-ফ্রিকোয়েন্সি, বিকিরণ-প্রতিরোধী উচ্চ-শক্তি ডিভাইস 2. নীল, গ্রেড, ভায়োলেট আলো-নির্গত ডায়োড, সেমিকন্ডাক্টর লেজার | |
| GaN | 3.4 | 1973 | ||
| AIN | 6.2 | 2470 | ||
| C | 5.5 | <3800 | ||
| ZnO | ৩.৩৭ | 2248 | ||
আধা-নিয়ন্ত্রিত এবং সম্পূর্ণ নিয়ন্ত্রিত পাওয়ার ডিভাইসগুলির বৈশিষ্ট্যগুলি সংক্ষিপ্ত করুন:
| ডিভাইসের ধরন | SCR | জিটিআর | MOSFET | আইজিবিটি |
| নিয়ন্ত্রণ প্রকার | পালস ট্রিগার | বর্তমান নিয়ন্ত্রণ | ভোল্টেজ নিয়ন্ত্রণ | চলচ্চিত্র কেন্দ্র |
| স্ব-শাটঅফ লাইন | যাতায়াত বন্ধ | স্ব-শাটডাউন ডিভাইস | স্ব-শাটডাউন ডিভাইস | স্ব-শাটডাউন ডিভাইস |
| কাজের ফ্রিকোয়েন্সি | ~1khz | ~30khz | 20khz-Mhz | ~40khz |
| ড্রাইভিং ক্ষমতা | ছোট | বড় | ছোট | ছোট |
| সুইচিং লোকসান | বড় | বড় | বড় | বড় |
| পরিবাহী ক্ষতি | ছোট | ছোট | বড় | ছোট |
| ভোল্টেজ এবং বর্তমান স্তর | 最大 | বড় | সর্বনিম্ন | আরো |
| চিরাচরিত আবেদন | মাঝারি ফ্রিকোয়েন্সি আনয়ন গরম | ইউপিএস ফ্রিকোয়েন্সি কনভার্টার | পাওয়ার সাপ্লাই সুইচিং | ইউপিএস ফ্রিকোয়েন্সি কনভার্টার |
| মূল্য | সর্বনিম্ন | নিম্ন | মাঝখানে | সবচেয়ে ব্যয়বহুল |
| কন্ডাক্টেন্স মডুলেশন প্রভাব | আছে | আছে | কোনটি | আছে |
MOSFET কে জানুন
MOSFET এর উচ্চ ইনপুট প্রতিবন্ধকতা, কম শব্দ এবং ভাল তাপীয় স্থিতিশীলতা রয়েছে;এটির একটি সাধারণ উত্পাদন প্রক্রিয়া এবং শক্তিশালী বিকিরণ রয়েছে, তাই এটি সাধারণত অ্যামপ্লিফায়ার সার্কিট বা সুইচিং সার্কিটে ব্যবহৃত হয়;
(1) প্রধান নির্বাচন পরামিতি: ড্রেন-সোর্স ভোল্টেজ VDS (ভোল্টেজ সহ্য করা), আইডি ক্রমাগত লিকেজ কারেন্ট, RDS(অন) অন-রেজিস্ট্যান্স, Ciss ইনপুট ক্যাপাসিট্যান্স (জাংশন ক্যাপাসিট্যান্স), কোয়ালিটি ফ্যাক্টর FOM=Ron*Qg, ইত্যাদি।
(2) বিভিন্ন প্রক্রিয়া অনুসারে, এটি TrenchMOS-এ বিভক্ত: ট্রেঞ্চ MOSFET, প্রধানত 100V এর মধ্যে কম ভোল্টেজ ক্ষেত্রে;SGT (স্প্লিট গেট) MOSFET: স্প্লিট গেট MOSFET, প্রধানত 200V এর মধ্যে মাঝারি এবং নিম্ন ভোল্টেজ ক্ষেত্রে;SJ MOSFET: সুপার জংশন MOSFET, প্রধানত উচ্চ ভোল্টেজ ক্ষেত্রে 600-800V;
একটি সুইচিং পাওয়ার সাপ্লাই, যেমন একটি ওপেন-ড্রেন সার্কিটে, ড্রেন অক্ষত লোডের সাথে সংযুক্ত থাকে, যাকে ওপেন-ড্রেন বলা হয়।একটি ওপেন-ড্রেন সার্কিটে, লোডটি যত বেশি ভোল্টেজ সংযুক্ত করা হোক না কেন, লোড কারেন্ট চালু এবং বন্ধ করা যেতে পারে।এটি একটি আদর্শ এনালগ সুইচিং ডিভাইস।এটি একটি স্যুইচিং ডিভাইস হিসাবে MOSFET এর নীতি।
মার্কেট শেয়ারের পরিপ্রেক্ষিতে, MOSFETগুলি প্রায় সমস্ত প্রধান আন্তর্জাতিক নির্মাতাদের হাতে কেন্দ্রীভূত।তাদের মধ্যে, Infineon 2015 সালে IR (আমেরিকান ইন্টারন্যাশনাল রেকটিফায়ার কোম্পানি) অধিগ্রহণ করে এবং শিল্পের শীর্ষস্থানীয় হয়ে ওঠে।ON সেমিকন্ডাক্টরও সেপ্টেম্বর 2016-এ ফেয়ারচাইল্ড সেমিকন্ডাক্টরের অধিগ্রহণ সম্পন্ন করেছে। , মার্কেট শেয়ার দ্বিতীয় স্থানে উঠে এসেছে, এবং তারপর বিক্রয় র্যাঙ্কিং হল রেনেসাস, তোশিবা, IWC, ST, Vishay, Anshi, Magna, ইত্যাদি;
মূলধারার MOSFET ব্র্যান্ডগুলি কয়েকটি সিরিজে বিভক্ত: আমেরিকান, জাপানি এবং কোরিয়ান।
আমেরিকান সিরিজ: Infineon, IR, Fairchild, ON সেমিকন্ডাক্টর, ST, TI, PI, AOS, ইত্যাদি;
জাপানি: তোশিবা, রেনেসাস, ROHM, ইত্যাদি;
কোরিয়ান সিরিজ: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA
MOSFET প্যাকেজ বিভাগ
পিসিবি বোর্ডে এটি যেভাবে ইনস্টল করা হয়েছে সে অনুযায়ী, দুটি প্রধান ধরণের MOSFET প্যাকেজ রয়েছে: প্লাগ-ইন (থ্রু হোল) এবং সারফেস মাউন্ট (সারফেস মাউন্ট)।
প্লাগ-ইন প্রকারের অর্থ হল MOSFET-এর পিনগুলি PCB বোর্ডের মাউন্টিং গর্তের মধ্য দিয়ে যায় এবং PCB বোর্ডে ঢালাই করা হয়।সাধারণ প্লাগ-ইন প্যাকেজগুলির মধ্যে রয়েছে: ডুয়াল ইন-লাইন প্যাকেজ (DIP), ট্রানজিস্টর আউটলাইন প্যাকেজ (TO), এবং পিন গ্রিড অ্যারে প্যাকেজ (PGA)।
প্লাগ-ইন প্যাকেজিং
সারফেস মাউন্টিং হল যেখানে MOSFET পিন এবং তাপ অপচয় ফ্ল্যাঞ্জ পিসিবি বোর্ডের পৃষ্ঠের প্যাডে ঢালাই করা হয়।সাধারণ সারফেস মাউন্ট প্যাকেজের মধ্যে রয়েছে: ট্রানজিস্টর আউটলাইন (D-PAK), ছোট আউটলাইন ট্রানজিস্টর (SOT), ছোট আউটলাইন প্যাকেজ (SOP), কোয়াড ফ্ল্যাট প্যাকেজ (QFP), প্লাস্টিক লিডেড চিপ ক্যারিয়ার (PLCC) ইত্যাদি।
পৃষ্ঠ মাউন্ট প্যাকেজ
প্রযুক্তির বিকাশের সাথে সাথে, PCB বোর্ড যেমন মাদারবোর্ড এবং গ্রাফিক্স কার্ড বর্তমানে কম এবং কম সরাসরি প্লাগ-ইন প্যাকেজিং ব্যবহার করে এবং বেশি সারফেস মাউন্ট প্যাকেজিং ব্যবহার করা হয়।
1. ডুয়াল ইন-লাইন প্যাকেজ (DIP)
ডিআইপি প্যাকেজটিতে পিনের দুটি সারি রয়েছে এবং একটি ডিআইপি কাঠামো সহ একটি চিপ সকেটে ঢোকানো প্রয়োজন।এর ডেরিভেশন পদ্ধতি হল SDIP (Shrink DIP), যা একটি সঙ্কুচিত ডাবল-ইন-লাইন প্যাকেজ।পিনের ঘনত্ব ডিআইপির চেয়ে 6 গুণ বেশি।
ডিআইপি প্যাকেজিং কাঠামোর মধ্যে রয়েছে: মাল্টি-লেয়ার সিরামিক ডুয়াল-ইন-লাইন ডিআইপি, সিঙ্গেল-লেয়ার সিরামিক ডুয়াল-ইন-লাইন ডিআইপি, লিড ফ্রেম ডিআইপি (গ্লাস-সিরামিক সিলিং টাইপ, প্লাস্টিক এনক্যাপসুলেশন স্ট্রাকচার টাইপ, সিরামিক লো-গলিত গ্লাস এনক্যাপসুলেশন সহ টাইপ) ইত্যাদি। ডিআইপি প্যাকেজিংয়ের বৈশিষ্ট্য হল যে এটি সহজেই PCB বোর্ডের ছিদ্র ঢালাই উপলব্ধি করতে পারে এবং মাদারবোর্ডের সাথে ভাল সামঞ্জস্য রয়েছে।
যাইহোক, যেহেতু এর প্যাকেজিং এলাকা এবং বেধ তুলনামূলকভাবে বড়, এবং প্লাগিং এবং আনপ্লাগিং প্রক্রিয়া চলাকালীন পিনগুলি সহজেই ক্ষতিগ্রস্ত হয়, নির্ভরযোগ্যতা দুর্বল।একই সময়ে, প্রক্রিয়ার প্রভাবের কারণে, পিনের সংখ্যা সাধারণত 100 এর বেশি হয় না। অতএব, ইলেকট্রনিক শিল্পের উচ্চ একীকরণের প্রক্রিয়ায়, ডিআইপি প্যাকেজিং ইতিহাসের পর্যায় থেকে ধীরে ধীরে প্রত্যাহার করে নিয়েছে।
2. ট্রানজিস্টর আউটলাইন প্যাকেজ (TO)
প্রারম্ভিক প্যাকেজিং স্পেসিফিকেশন, যেমন TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251, ইত্যাদি সমস্ত প্লাগ-ইন প্যাকেজিং ডিজাইন।
TO-3P/247: এটি মাঝারি-উচ্চ ভোল্টেজ এবং উচ্চ-কারেন্ট MOSFET-এর জন্য একটি সাধারণভাবে ব্যবহৃত প্যাকেজিং ফর্ম।পণ্যটিতে উচ্চ সহ্য ভোল্টেজ এবং শক্তিশালী ভাঙ্গন প্রতিরোধের বৈশিষ্ট্য রয়েছে।আমি
TO-220/220F: TO-220F একটি সম্পূর্ণ প্লাস্টিকের প্যাকেজ, এবং এটি একটি রেডিয়েটারে ইনস্টল করার সময় একটি অন্তরক প্যাড যোগ করার প্রয়োজন নেই;TO-220 এর মাঝের পিনের সাথে সংযুক্ত একটি ধাতব শীট রয়েছে এবং রেডিয়েটর ইনস্টল করার সময় একটি অন্তরক প্যাড প্রয়োজন।এই দুটি প্যাকেজ শৈলীর MOSFET এর চেহারা একই রকম এবং একে অপরের সাথে ব্যবহার করা যেতে পারে।আমি
TO-251: এই প্যাকেজড পণ্যটি মূলত খরচ কমাতে এবং পণ্যের আকার কমাতে ব্যবহৃত হয়।এটি প্রধানত 60A এর নিচে মাঝারি ভোল্টেজ এবং উচ্চ কারেন্ট এবং 7N এর নিচে উচ্চ ভোল্টেজ সহ পরিবেশে ব্যবহৃত হয়।আমি
TO-92: খরচ কমানোর জন্য এই প্যাকেজটি শুধুমাত্র লো-ভোল্টেজ MOSFET (বর্তমান 10A এর নিচে, 60V এর নিচে ভোল্টেজ সহ্য করে) এবং উচ্চ-ভোল্টেজ 1N60/65 এর জন্য ব্যবহার করা হয়।
সাম্প্রতিক বছরগুলিতে, প্লাগ-ইন প্যাকেজিং প্রক্রিয়ার উচ্চ ঢালাই খরচ এবং প্যাচ-টাইপ পণ্যগুলির নিকৃষ্ট তাপ অপচয়ের কার্যকারিতার কারণে, পৃষ্ঠ মাউন্ট বাজারে চাহিদা ক্রমাগত বৃদ্ধি পেয়েছে, যা TO প্যাকেজিংয়ের বিকাশের দিকে পরিচালিত করেছে। পৃষ্ঠ মাউন্ট প্যাকেজিং মধ্যে.
TO-252 (D-PAKও বলা হয়) এবং TO-263 (D2PAK) উভয়ই সারফেস মাউন্ট প্যাকেজ।
প্যাকেজ পণ্য চেহারা
TO252/D-PAK হল একটি প্লাস্টিকের চিপ প্যাকেজ, যা সাধারণত প্যাকেজিং পাওয়ার ট্রানজিস্টর এবং ভোল্টেজ স্থিতিশীল চিপগুলির জন্য ব্যবহৃত হয়।এটি বর্তমান মূলধারার প্যাকেজগুলির মধ্যে একটি।এই প্যাকেজিং পদ্ধতি ব্যবহার করে MOSFET এর তিনটি ইলেক্ট্রোড আছে, গেট (G), ড্রেন (D), এবং উৎস (S)।ড্রেন (ডি) পিনটি কেটে ফেলা হয় এবং ব্যবহার করা হয় না।পরিবর্তে, পিছনের তাপ সিঙ্কটি ড্রেন (D) হিসাবে ব্যবহৃত হয়, যা সরাসরি PCB-তে ঢালাই করা হয়।একদিকে, এটি বড় স্রোত আউটপুট করতে ব্যবহৃত হয়, এবং অন্যদিকে, এটি PCB এর মাধ্যমে তাপ ছড়িয়ে দেয়।অতএব, PCB-তে তিনটি D-PAK প্যাড রয়েছে এবং ড্রেন (D) প্যাডটি বড়।এর প্যাকেজিং স্পেসিফিকেশন নিম্নরূপ:
TO-252/D-PAK প্যাকেজের আকারের স্পেসিফিকেশন
TO-263 হল TO-220 এর একটি রূপ।এটি প্রধানত উত্পাদন দক্ষতা এবং তাপ অপচয় উন্নত করার জন্য ডিজাইন করা হয়েছে।এটি অত্যন্ত উচ্চ কারেন্ট এবং ভোল্টেজ সমর্থন করে।এটি 150A এর নিচে এবং 30V এর উপরে মাঝারি-ভোল্টেজ উচ্চ-কারেন্ট MOSFET-এ বেশি সাধারণ।D2PAK (TO-263AB) ছাড়াও এতে TO263-2, TO263-3, TO263-5, TO263-7 এবং অন্যান্য স্টাইল রয়েছে, যা TO-263-এর অধীনস্থ, প্রধানত পিনের বিভিন্ন সংখ্যা এবং দূরত্বের কারণে .
TO-263/D2PAK প্যাকেজের আকার স্পেসিফিকেশনs
3. পিন গ্রিড অ্যারে প্যাকেজ (PGA)
পিজিএ (পিন গ্রিড অ্যারে প্যাকেজ) চিপের ভিতরে এবং বাইরে একাধিক বর্গাকার অ্যারে পিন রয়েছে।প্রতিটি বর্গাকার অ্যারে পিন চিপের চারপাশে একটি নির্দিষ্ট দূরত্বে সাজানো থাকে।পিনের সংখ্যার উপর নির্ভর করে, এটি 2 থেকে 5 বৃত্তে গঠিত হতে পারে।ইনস্টলেশনের সময়, শুধু বিশেষ PGA সকেটে চিপ ঢোকান।এটিতে সহজ প্লাগিং এবং আনপ্লাগিং এবং উচ্চ নির্ভরযোগ্যতার সুবিধা রয়েছে এবং উচ্চতর ফ্রিকোয়েন্সির সাথে মানিয়ে নিতে পারে।
PGA প্যাকেজ শৈলী
এর বেশিরভাগ চিপ সাবস্ট্রেট সিরামিক উপাদান দিয়ে তৈরি এবং কিছু সাবস্ট্রেট হিসেবে বিশেষ প্লাস্টিকের রজন ব্যবহার করে।প্রযুক্তির পরিপ্রেক্ষিতে, পিন কেন্দ্রের দূরত্ব সাধারণত 2.54 মিমি এবং পিনের সংখ্যা 64 থেকে 447 পর্যন্ত হয়। এই ধরনের প্যাকেজিংয়ের বৈশিষ্ট্য হল প্যাকেজিং এরিয়া (ভলিউম) যত ছোট হবে, বিদ্যুৎ খরচ (কর্মক্ষমতা) তত কম হবে। ) এটি সহ্য করতে পারে, এবং তদ্বিপরীত।চিপগুলির এই প্যাকেজিং শৈলী প্রাথমিক দিনগুলিতে আরও সাধারণ ছিল এবং বেশিরভাগই সিপিইউ-এর মতো উচ্চ-শক্তি ব্যবহার পণ্য প্যাকেজিংয়ের জন্য ব্যবহৃত হত।উদাহরণস্বরূপ, ইন্টেলের 80486 এবং পেন্টিয়াম সবাই এই প্যাকেজিং শৈলী ব্যবহার করে;এটি MOSFET নির্মাতাদের দ্বারা ব্যাপকভাবে গৃহীত হয় না।
4. ছোট আউটলাইন ট্রানজিস্টর প্যাকেজ (SOT)
SOT (স্মল আউট-লাইন ট্রানজিস্টর) হল একটি প্যাচ ধরনের ছোট পাওয়ার ট্রানজিস্টর প্যাকেজ, যার মধ্যে প্রধানত SOT23, SOT89, SOT143, SOT25 (অর্থাৎ SOT23-5), ইত্যাদি SOT323, SOT363/SOT26 (অর্থাৎ SOT23-6) এবং অন্যান্য ধরনের প্রাপ্ত, যা TO প্যাকেজের তুলনায় আকারে ছোট।
SOT প্যাকেজের ধরন
SOT23 হল তিনটি উইং-আকৃতির পিন সহ একটি সাধারণভাবে ব্যবহৃত ট্রানজিস্টর প্যাকেজ, যথা কালেক্টর, ইমিটার এবং বেস, যা কম্পোনেন্টের লম্বা পাশের উভয় পাশে তালিকাভুক্ত।তাদের মধ্যে, ইমিটার এবং বেস একই দিকে রয়েছে।এগুলি কম-পাওয়ার ট্রানজিস্টর, ফিল্ড ইফেক্ট ট্রানজিস্টর এবং প্রতিরোধক নেটওয়ার্ক সহ কম্পোজিট ট্রানজিস্টরগুলিতে সাধারণ।তারা ভাল শক্তি আছে কিন্তু দরিদ্র soldability আছে.চেহারা নিচের চিত্র (a) এ দেখানো হয়েছে।
SOT89 এ ট্রানজিস্টরের একপাশে তিনটি ছোট পিন বিতরণ করা হয়েছে।অন্য দিকে তাপ অপচয় ক্ষমতা বাড়াতে বেসের সাথে সংযুক্ত একটি ধাতব তাপ সিঙ্ক।এটি সিলিকন পাওয়ার সারফেস মাউন্ট ট্রানজিস্টরগুলিতে সাধারণ এবং উচ্চ শক্তি প্রয়োগের জন্য উপযুক্ত।চেহারাটি নীচের চিত্র (b) এ দেখানো হয়েছে।আমি
SOT143-এ চারটি ছোট ডানা-আকৃতির পিন রয়েছে, যা উভয় দিক থেকে বের করা হয়।পিনের বিস্তৃত প্রান্তটি সংগ্রাহক।এই ধরনের প্যাকেজ উচ্চ-ফ্রিকোয়েন্সি ট্রানজিস্টরে সাধারণ, এবং এর চেহারা নীচের চিত্র (c) এ দেখানো হয়েছে।আমি
SOT252 হল একটি হাই-পাওয়ার ট্রানজিস্টর যার একপাশ থেকে তিনটি পিন থাকে এবং মাঝের পিনটি ছোট এবং এটি সংগ্রাহক।অন্য প্রান্তে বৃহত্তর পিনের সাথে সংযোগ করুন, যা তাপ অপচয়ের জন্য একটি তামার পাত, এবং এর চেহারা নীচের চিত্র (d) এ দেখানো হয়েছে।
সাধারণ SOT প্যাকেজ চেহারা তুলনা
চার-টার্মিনাল SOT-89 MOSFET সাধারণত মাদারবোর্ডে ব্যবহৃত হয়।এর স্পেসিফিকেশন এবং মাত্রা নিম্নরূপ:
SOT-89 MOSFET আকারের স্পেসিফিকেশন (ইউনিট: মিমি)
5. ছোট আউটলাইন প্যাকেজ (SOP)
SOP (ছোট আউট-লাইন প্যাকেজ) হল সারফেস মাউন্ট প্যাকেজগুলির মধ্যে একটি, যাকে SOL বা DFPও বলা হয়।পিনগুলি প্যাকেজের উভয় দিক থেকে সিগাল উইং আকৃতিতে (এল আকৃতি) আঁকা হয়।উপকরণ প্লাস্টিক এবং সিরামিক হয়.SOP প্যাকেজিং মানগুলির মধ্যে SOP-8, SOP-16, SOP-20, SOP-28, ইত্যাদি অন্তর্ভুক্ত রয়েছে৷ SOP-এর পরের সংখ্যাটি পিনের সংখ্যা নির্দেশ করে৷বেশিরভাগ MOSFET SOP প্যাকেজ SOP-8 স্পেসিফিকেশন গ্রহণ করে।শিল্প প্রায়ই "P" বাদ দেয় এবং এটিকে SO (ছোট আউট-লাইন) হিসাবে সংক্ষিপ্ত করে।
SOP-8 প্যাকেজের আকার
SO-8 প্রথম ফিলিপ কোম্পানি দ্বারা তৈরি করা হয়েছিল।এটি প্লাস্টিকের মধ্যে প্যাকেজ করা হয়, কোন তাপ অপচয়ের নীচের প্লেট নেই, এবং দুর্বল তাপ অপচয় হয়।এটি সাধারণত কম-পাওয়ার MOSFET-এর জন্য ব্যবহৃত হয়।পরবর্তীতে, স্ট্যান্ডার্ড স্পেসিফিকেশন যেমন TSOP (থিন স্মল আউটলাইন প্যাকেজ), VSOP (খুব ছোট আউটলাইন প্যাকেজ), SSOP (Shrink SOP), TSSOP (পাতলা সঙ্কুচিত SOP) ইত্যাদি ধীরে ধীরে উদ্ভূত হয়;তাদের মধ্যে, TSOP এবং TSSOP সাধারণত MOSFET প্যাকেজিংয়ে ব্যবহৃত হয়।
SOP প্রাপ্ত স্পেসিফিকেশন সাধারণত MOSFET-এর জন্য ব্যবহৃত হয়
6. কোয়াড ফ্ল্যাট প্যাকেজ (QFP)
QFP (প্লাস্টিক কোয়াড ফ্ল্যাট প্যাকেজ) প্যাকেজে চিপ পিনের মধ্যে দূরত্ব খুবই ছোট এবং পিনগুলি খুব পাতলা।এটি সাধারণত বড় আকারের বা অতি-বৃহৎ ইন্টিগ্রেটেড সার্কিটে ব্যবহৃত হয় এবং পিনের সংখ্যা সাধারণত 100-এর বেশি হয়। এই ফর্মে প্যাকেজ করা চিপগুলিকে মাদারবোর্ডে চিপটিকে সোল্ডার করতে SMT পৃষ্ঠ মাউন্টিং প্রযুক্তি ব্যবহার করতে হবে।এই প্যাকেজিং পদ্ধতির চারটি প্রধান বৈশিষ্ট্য রয়েছে: ① এটি পিসিবি সার্কিট বোর্ডগুলিতে তারের ইনস্টল করার জন্য SMD পৃষ্ঠ মাউন্টিং প্রযুক্তির জন্য উপযুক্ত;② এটি উচ্চ-ফ্রিকোয়েন্সি ব্যবহারের জন্য উপযুক্ত;③ এটি পরিচালনা করা সহজ এবং উচ্চ নির্ভরযোগ্যতা রয়েছে;④ চিপ এলাকা এবং প্যাকেজিং এলাকার মধ্যে অনুপাত ছোট।পিজিএ প্যাকেজিং পদ্ধতির মতো, এই প্যাকেজিং পদ্ধতিটি একটি প্লাস্টিকের প্যাকেজে চিপকে মুড়ে দেয় এবং চিপটি সময়মত কাজ করার সময় উৎপন্ন তাপকে নষ্ট করতে পারে না।এটি MOSFET কর্মক্ষমতা উন্নতি সীমাবদ্ধ করে;এবং প্লাস্টিকের প্যাকেজিং নিজেই ডিভাইসের আকার বাড়ায়, যা হালকা, পাতলা, ছোট এবং ছোট হওয়ার দিক থেকে সেমিকন্ডাক্টরগুলির বিকাশের প্রয়োজনীয়তা পূরণ করে না।উপরন্তু, এই ধরনের প্যাকেজিং পদ্ধতি একটি একক চিপের উপর ভিত্তি করে তৈরি করা হয়েছে, যার কম উৎপাদন দক্ষতা এবং উচ্চ প্যাকেজিং খরচের সমস্যা রয়েছে।তাই, কিউএফপি ডিজিটাল লজিক এলএসআই সার্কিট যেমন মাইক্রোপ্রসেসর/গেট অ্যারেতে ব্যবহারের জন্য আরও উপযুক্ত, এবং ভিটিআর সিগন্যাল প্রসেসিং এবং অডিও সিগন্যাল প্রসেসিংয়ের মতো অ্যানালগ এলএসআই সার্কিট পণ্য প্যাকেজ করার জন্যও উপযুক্ত।
7, কোন লিড ছাড়া কোয়াড ফ্ল্যাট প্যাকেজ (QFN)
কিউএফএন (কোয়াড ফ্ল্যাট নন-লিডেড প্যাকেজ) প্যাকেজটি চার দিকে ইলেক্ট্রোড পরিচিতি দিয়ে সজ্জিত।যেহেতু কোন লিড নেই, মাউন্টিং এরিয়া QFP থেকে ছোট এবং উচ্চতা QFP থেকে কম।তাদের মধ্যে, সিরামিক QFN কে LCC (Leadless Chip Carriers)ও বলা হয় এবং গ্লাস ইপোক্সি রেজিন প্রিন্টেড সাবস্ট্রেট বেস ম্যাটেরিয়াল ব্যবহার করে কম দামের প্লাস্টিক QFN কে প্লাস্টিক LCC, PCLC, P-LCC, ইত্যাদি বলা হয়। এটি একটি উদীয়মান পৃষ্ঠ মাউন্ট চিপ প্যাকেজিং। ছোট প্যাড আকার, ছোট ভলিউম, এবং সিলিং উপাদান হিসাবে প্লাস্টিক সহ প্রযুক্তি।QFN মূলত ইন্টিগ্রেটেড সার্কিট প্যাকেজিংয়ের জন্য ব্যবহৃত হয় এবং MOSFET ব্যবহার করা হবে না।যাইহোক, যেহেতু ইন্টেল একটি সমন্বিত ড্রাইভার এবং MOSFET সমাধান প্রস্তাব করেছিল, এটি একটি QFN-56 প্যাকেজে DrMOS চালু করেছিল ("56" চিপের পিছনে 56টি সংযোগ পিনকে বোঝায়)।
এটি লক্ষ করা উচিত যে QFN প্যাকেজটিতে অতি-পাতলা ছোট আউটলাইন প্যাকেজ (TSSOP) এর মতো একই বাহ্যিক সীসা কনফিগারেশন রয়েছে, তবে এর আকার TSSOP-এর থেকে 62% ছোট।QFN মডেলিং ডেটা অনুসারে, এর তাপীয় কার্যকারিতা TSSOP প্যাকেজিংয়ের তুলনায় 55% বেশি, এবং এর বৈদ্যুতিক কর্মক্ষমতা (ইন্ডাকট্যান্স এবং ক্যাপাসিট্যান্স) যথাক্রমে TSSOP প্যাকেজিংয়ের চেয়ে 60% এবং 30% বেশি।সবচেয়ে বড় অসুবিধা হল এটি মেরামত করা কঠিন।
QFN-56 প্যাকেজে DrMOS
প্রথাগত বিচ্ছিন্ন ডিসি/ডিসি স্টেপ-ডাউন সুইচিং পাওয়ার সাপ্লাই উচ্চ বিদ্যুতের ঘনত্বের প্রয়োজনীয়তা পূরণ করতে পারে না, বা তারা উচ্চ সুইচিং ফ্রিকোয়েন্সিতে পরজীবী প্যারামিটার প্রভাবের সমস্যা সমাধান করতে পারে না।প্রযুক্তির উদ্ভাবন এবং অগ্রগতির সাথে, মাল্টি-চিপ মডিউল তৈরির জন্য ড্রাইভার এবং MOSFET-কে একীভূত করা বাস্তবে পরিণত হয়েছে।এই একীকরণ পদ্ধতি যথেষ্ট স্থান সংরক্ষণ করতে পারে এবং শক্তি খরচ ঘনত্ব বৃদ্ধি করতে পারে।ড্রাইভার এবং MOSFET-এর অপ্টিমাইজেশনের মাধ্যমে, এটি বাস্তবে পরিণত হয়েছে।পাওয়ার দক্ষতা এবং উচ্চ মানের ডিসি কারেন্ট, এটি DrMOS ইন্টিগ্রেটেড ড্রাইভার আইসি।
রেনেসাস ২য় প্রজন্মের DrMOS
QFN-56 সীসাবিহীন প্যাকেজ DrMOS তাপীয় প্রতিবন্ধকতাকে খুব কম করে তোলে;অভ্যন্তরীণ তারের বন্ধন এবং তামার ক্লিপ ডিজাইনের সাথে, বাহ্যিক PCB ওয়্যারিং মিনিমাইজ করা যেতে পারে, যার ফলে ইন্ডাকট্যান্স এবং রেজিস্ট্যান্স হ্রাস পায়।এছাড়াও, ব্যবহৃত গভীর-চ্যানেল সিলিকন MOSFET প্রক্রিয়াটি উল্লেখযোগ্যভাবে পরিবাহী, স্যুইচিং এবং গেট চার্জ লস কমাতে পারে;এটি বিভিন্ন কন্ট্রোলারের সাথে সামঞ্জস্যপূর্ণ, বিভিন্ন অপারেটিং মোড অর্জন করতে পারে এবং সক্রিয় ফেজ রূপান্তর মোড এপিএস (অটো ফেজ সুইচিং) সমর্থন করে।QFN প্যাকেজিং ছাড়াও, দ্বিপাক্ষিক ফ্ল্যাট নো-লিড প্যাকেজিং (DFN) হল একটি নতুন ইলেকট্রনিক প্যাকেজিং প্রক্রিয়া যা ON সেমিকন্ডাক্টরের বিভিন্ন উপাদানে ব্যাপকভাবে ব্যবহৃত হয়েছে।QFN-এর সাথে তুলনা করে, DFN-এর উভয় দিকেই কম সীসা-আউট ইলেক্ট্রোড রয়েছে।
8, প্লাস্টিক লিডেড চিপ ক্যারিয়ার (PLCC)
PLCC (প্লাস্টিক কোয়াড ফ্ল্যাট প্যাকেজ) এর একটি বর্গাকার আকৃতি রয়েছে এবং এটি ডিআইপি প্যাকেজের চেয়ে অনেক ছোট।এটির চারপাশে পিন সহ 32টি পিন রয়েছে।পিনগুলিকে প্যাকেজের চার দিক থেকে টি-আকৃতিতে নিয়ে যাওয়া হয়।এটি একটি প্লাস্টিকের পণ্য।পিন কেন্দ্রের দূরত্ব হল 1.27 মিমি, এবং পিনের সংখ্যা 18 থেকে 84 পর্যন্ত। J-আকৃতির পিনগুলি সহজে বিকৃত হয় না এবং QFP-এর তুলনায় কাজ করা সহজ, তবে ঢালাইয়ের পরে চেহারা পরিদর্শন করা আরও কঠিন।পিএলসিসি প্যাকেজিং এসএমটি পৃষ্ঠ মাউন্ট প্রযুক্তি ব্যবহার করে PCB-তে তারের ইনস্টল করার জন্য উপযুক্ত।এটির ছোট আকার এবং উচ্চ নির্ভরযোগ্যতার সুবিধা রয়েছে।PLCC প্যাকেজিং তুলনামূলকভাবে সাধারণ এবং লজিক LSI, DLD (বা প্রোগ্রাম লজিক ডিভাইস) এবং অন্যান্য সার্কিটে ব্যবহৃত হয়।এই প্যাকেজিং ফর্মটি প্রায়শই মাদারবোর্ড BIOS-এ ব্যবহৃত হয়, কিন্তু বর্তমানে এটি MOSFET-এ কম সাধারণ।
মূলধারার উদ্যোগের জন্য এনক্যাপসুলেশন এবং উন্নতি
CPU-তে কম ভোল্টেজ এবং উচ্চ কারেন্টের বিকাশের প্রবণতার কারণে, MOSFET-তে বড় আউটপুট কারেন্ট, কম অন-রেজিস্ট্যান্স, কম তাপ উৎপাদন, দ্রুত তাপ অপচয় এবং ছোট আকার থাকা প্রয়োজন।চিপ উত্পাদন প্রযুক্তি এবং প্রক্রিয়াগুলি উন্নত করার পাশাপাশি, MOSFET নির্মাতারা প্যাকেজিং প্রযুক্তির উন্নতিও চালিয়ে যাচ্ছে।স্ট্যান্ডার্ড চেহারা স্পেসিফিকেশনের সাথে সামঞ্জস্যের ভিত্তিতে, তারা নতুন প্যাকেজিং আকার প্রস্তাব করে এবং তাদের তৈরি করা নতুন প্যাকেজের জন্য ট্রেডমার্ক নাম নিবন্ধন করে।
1, RENESAS WPAK, LFPAK এবং LFPAK-I প্যাকেজ
WPAK একটি উচ্চ তাপ বিকিরণ প্যাকেজ রেনেসাস দ্বারা তৈরি।D-PAK প্যাকেজ অনুকরণ করে, চিপ হিট সিঙ্ক মাদারবোর্ডে ঢালাই করা হয়, এবং তাপ মাদারবোর্ডের মাধ্যমে ছড়িয়ে দেওয়া হয়, যাতে ছোট প্যাকেজ WPAKও D-PAK-এর আউটপুট কারেন্টে পৌঁছাতে পারে।ওয়্যারিং ইনডাক্টেন্স কমাতে WPAK-D2 দুটি উচ্চ/নিম্ন MOSFET প্যাকেজ করে।
রেনেসাস WPAK প্যাকেজের আকার
LFPAK এবং LFPAK-I হল রেনেসাস দ্বারা তৈরি করা আরও দুটি ছোট ফর্ম-ফ্যাক্টর প্যাকেজ যা SO-8 এর সাথে সামঞ্জস্যপূর্ণ।LFPAK D-PAK এর মতো, কিন্তু D-PAK থেকে ছোট।LFPAK-i হিট সিঙ্কের মধ্য দিয়ে তাপ ছড়িয়ে দেওয়ার জন্য তাপ সিঙ্কটিকে উপরের দিকে রাখে।
রেনেসাস LFPAK এবং LFPAK-I প্যাকেজ
2. Vishay Power-PAK এবং Polar-PAK প্যাকেজিং
Power-PAK হল MOSFET প্যাকেজের নাম Vishay Corporation দ্বারা নিবন্ধিত।Power-PAK-এ দুটি স্পেসিফিকেশন রয়েছে: Power-PAK1212-8 এবং Power-PAK SO-8।
Vishay Power-PAK1212-8 প্যাকেজ
Vishay Power-PAK SO-8 প্যাকেজ
পোলার PAK হল একটি ছোট প্যাকেজ যার দ্বি-পার্শ্বযুক্ত তাপ অপচয় এবং এটি Vishay-এর মূল প্যাকেজিং প্রযুক্তিগুলির মধ্যে একটি।পোলার PAK সাধারণ so-8 প্যাকেজের মতোই।প্যাকেজের উপরের এবং নীচের উভয় দিকেই এটির অপসারণ পয়েন্ট রয়েছে।প্যাকেজের ভিতরে তাপ জমা করা সহজ নয় এবং অপারেটিং কারেন্টের বর্তমান ঘনত্ব SO-8 এর দ্বিগুণ বৃদ্ধি করতে পারে।বর্তমানে, Vishay STMicroelectronics-এ পোলার PAK প্রযুক্তি লাইসেন্স করেছে।
Vishay পোলার PAK প্যাকেজ
3. Onsemi SO-8 এবং WDFN8 ফ্ল্যাট লিড প্যাকেজ
ON সেমিকন্ডাক্টর দুটি ধরণের ফ্ল্যাট-লিড MOSFET তৈরি করেছে, যার মধ্যে SO-8 সামঞ্জস্যপূর্ণ ফ্ল্যাট-লিডগুলি অনেক বোর্ড দ্বারা ব্যবহৃত হয়।ON সেমিকন্ডাক্টরের সদ্য চালু হওয়া NVMx এবং NVTx পাওয়ার MOSFETগুলি পরিবাহী ক্ষতি কমাতে কমপ্যাক্ট DFN5 (SO-8FL) এবং WDFN8 প্যাকেজ ব্যবহার করে।এতে ড্রাইভারের ক্ষতি কমাতে কম QG এবং ক্যাপাসিট্যান্সও রয়েছে।
ON সেমিকন্ডাক্টর SO-8 ফ্ল্যাট লিড প্যাকেজ
অন সেমিকন্ডাক্টর WDFN8 প্যাকেজ
4. NXP LFPAK এবং QLPAK প্যাকেজিং
NXP (পূর্বে ফিল্পস) SO-8 প্যাকেজিং প্রযুক্তিকে LFPAK এবং QLPAK-এ উন্নত করেছে।তাদের মধ্যে, LFPAK বিশ্বের সবচেয়ে নির্ভরযোগ্য পাওয়ার SO-8 প্যাকেজ হিসাবে বিবেচিত হয়;QLPAK এর ছোট আকার এবং উচ্চ তাপ অপচয় দক্ষতার বৈশিষ্ট্য রয়েছে।সাধারণ SO-8 এর সাথে তুলনা করে, QLPAK 6*5mm এর একটি PCB বোর্ড এলাকা দখল করে এবং এর তাপীয় প্রতিরোধ ক্ষমতা 1.5k/W।
NXP LFPAK প্যাকেজ
NXP QLPAK প্যাকেজিং
4. ST সেমিকন্ডাক্টর PowerSO-8 প্যাকেজ
STMicroelectronics's power MOSFET চিপ প্যাকেজিং প্রযুক্তির মধ্যে রয়েছে SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK, ইত্যাদি। এর মধ্যে পাওয়ার SO-8 হল SO-8 এর একটি উন্নত সংস্করণ।এছাড়াও, PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 এবং অন্যান্য প্যাকেজ রয়েছে।
STMicroelectronics Power SO-8 প্যাকেজ
5. ফেয়ারচাইল্ড সেমিকন্ডাক্টর পাওয়ার 56 প্যাকেজ
পাওয়ার 56 ফ্যারিচাইল্ডের একচেটিয়া নাম, এবং এর অফিসিয়াল নাম হল DFN5×6।এর প্যাকেজিং এলাকাটি সাধারণত ব্যবহৃত TSOP-8 এর সাথে তুলনীয়, এবং পাতলা প্যাকেজ উপাদান ক্লিয়ারেন্সের উচ্চতা সংরক্ষণ করে, এবং নীচের থার্মাল-প্যাড নকশা তাপীয় প্রতিরোধকে হ্রাস করে।তাই, অনেক পাওয়ার ডিভাইস নির্মাতারা DFN5×6 স্থাপন করেছে।
ফেয়ারচাইল্ড পাওয়ার 56 প্যাকেজ
6. ইন্টারন্যাশনাল রেকটিফায়ার (IR) ডাইরেক্ট FET প্যাকেজ
ডাইরেক্ট FET একটি SO-8 বা ছোট ফুটপ্রিন্টে দক্ষ উপরের কুলিং প্রদান করে এবং কম্পিউটার, ল্যাপটপ, টেলিকমিউনিকেশন এবং ভোক্তা ইলেকট্রনিক্স সরঞ্জামগুলিতে AC-DC এবং DC-DC পাওয়ার কনভার্সন অ্যাপ্লিকেশনের জন্য উপযুক্ত।ডাইরেক্টএফইটি-এর মেটাল ক্যান কনস্ট্রাকশন ডবল-পার্শ্বযুক্ত তাপ অপচয় প্রদান করে, কার্যকরভাবে স্ট্যান্ডার্ড প্লাস্টিকের পৃথক প্যাকেজের তুলনায় উচ্চ-ফ্রিকোয়েন্সি ডিসি-ডিসি বক কনভার্টারগুলির বর্তমান পরিচালনার ক্ষমতা দ্বিগুণ করে।ডাইরেক্ট এফইটি প্যাকেজটি একটি বিপরীত-মাউন্ট করা টাইপ, যেখানে ড্রেন (ডি) হিট সিঙ্কটি উপরের দিকে মুখ করে থাকে এবং একটি ধাতব খোল দিয়ে আবৃত থাকে, যার মাধ্যমে তাপ ছড়িয়ে পড়ে।সরাসরি এফইটি প্যাকেজিং তাপ অপচয়কে ব্যাপকভাবে উন্নত করে এবং ভাল তাপ অপচয়ের সাথে কম জায়গা নেয়।
সারসংক্ষেপ
ভবিষ্যতে, যেহেতু ইলেকট্রনিক ম্যানুফ্যাকচারিং ইন্ডাস্ট্রি অতি-পাতলা, ক্ষুদ্রকরণ, কম ভোল্টেজ এবং উচ্চ কারেন্টের দিকে বিকশিত হতে থাকে, তাই MOSFET-এর চেহারা এবং অভ্যন্তরীণ প্যাকেজিং কাঠামোও ম্যানুফ্যাকচারিংয়ের উন্নয়নের প্রয়োজনের সাথে আরও ভালভাবে খাপ খাইয়ে নেওয়ার জন্য পরিবর্তিত হবে। শিল্পউপরন্তু, ইলেকট্রনিক নির্মাতাদের জন্য নির্বাচনের প্রান্তিকতা কম করার জন্য, মডুলারাইজেশন এবং সিস্টেম-স্তরের প্যাকেজিংয়ের দিক থেকে MOSFET বিকাশের প্রবণতা ক্রমবর্ধমানভাবে সুস্পষ্ট হয়ে উঠবে এবং পণ্যগুলি কর্মক্ষমতা এবং খরচের মতো একাধিক মাত্রা থেকে সমন্বিতভাবে বিকাশ করবে। .MOSFET নির্বাচনের জন্য প্যাকেজ একটি গুরুত্বপূর্ণ রেফারেন্স ফ্যাক্টর।বিভিন্ন ইলেকট্রনিক পণ্যের বিভিন্ন বৈদ্যুতিক প্রয়োজনীয়তা রয়েছে এবং বিভিন্ন ইনস্টলেশন পরিবেশের সাথে মিলিত আকারের স্পেসিফিকেশনও পূরণ করতে হবে।প্রকৃত নির্বাচনের ক্ষেত্রে, সাধারণ নীতির অধীনে প্রকৃত চাহিদা অনুযায়ী সিদ্ধান্ত নেওয়া উচিত।কিছু ইলেকট্রনিক সিস্টেম PCB এর আকার এবং অভ্যন্তরীণ উচ্চতা দ্বারা সীমাবদ্ধ।উদাহরণস্বরূপ, উচ্চতা সীমাবদ্ধতার কারণে যোগাযোগ ব্যবস্থার মডিউল পাওয়ার সাপ্লাই সাধারণত DFN5*6 এবং DFN3*3 প্যাকেজ ব্যবহার করে;কিছু ACDC পাওয়ার সাপ্লাইতে, অতি-পাতলা ডিজাইন বা শেল সীমাবদ্ধতার কারণে TO220 প্যাকেজড পাওয়ার MOSFET গুলি একত্রিত করার জন্য উপযুক্ত।এই সময়ে, পিনগুলি সরাসরি মূলে ঢোকানো যেতে পারে, যা TO247 প্যাকেজ করা পণ্যগুলির জন্য উপযুক্ত নয়;কিছু অতি-পাতলা ডিজাইনের জন্য ডিভাইসের পিনগুলিকে বাঁকানো এবং সমতল রাখতে হবে, যা MOSFET নির্বাচনের জটিলতা বাড়িয়ে তুলবে।
কিভাবে MOSFET নির্বাচন করবেন
একজন প্রকৌশলী একবার আমাকে বলেছিলেন যে তিনি কখনই একটি MOSFET ডেটা শীটের প্রথম পৃষ্ঠার দিকে তাকাননি কারণ "ব্যবহারিক" তথ্য শুধুমাত্র দ্বিতীয় পৃষ্ঠায় এবং তার পরেও উপস্থিত হয়েছিল।একটি MOSFET ডেটা শীটের কার্যত প্রতিটি পৃষ্ঠায় ডিজাইনারদের জন্য মূল্যবান তথ্য রয়েছে।তবে নির্মাতাদের দ্বারা সরবরাহিত ডেটা কীভাবে ব্যাখ্যা করা যায় তা সর্বদা পরিষ্কার নয়।
এই নিবন্ধটি MOSFET-এর কিছু মূল স্পেসিফিকেশনের রূপরেখা তুলে ধরেছে, কীভাবে সেগুলি ডেটাশিটে উল্লেখ করা হয়েছে এবং সেগুলি বোঝার জন্য আপনার যে পরিষ্কার ছবি প্রয়োজন।বেশিরভাগ ইলেকট্রনিক ডিভাইসের মতো, MOSFETগুলি অপারেটিং তাপমাত্রা দ্বারা প্রভাবিত হয়।সুতরাং উল্লিখিত সূচকগুলি প্রয়োগ করা পরীক্ষার শর্তগুলি বোঝা গুরুত্বপূর্ণ।আপনি "পণ্যের ভূমিকা" এ যে সূচকগুলি দেখছেন তা "সর্বোচ্চ" বা "সাধারণ" মান কিনা তা বোঝাও গুরুত্বপূর্ণ, কারণ কিছু ডেটা শীট এটি পরিষ্কার করে না।
ভোল্টেজ গ্রেড
প্রাথমিক বৈশিষ্ট্য যা একটি MOSFET নির্ধারণ করে তা হল এর ড্রেন-সোর্স ভোল্টেজ VDS, বা "ড্রেন-সোর্স ব্রেকডাউন ভোল্টেজ", যা হল সর্বোচ্চ ভোল্টেজ যা MOSFET কোনো ক্ষতি ছাড়াই সহ্য করতে পারে যখন গেটটি উৎসে শর্ট সার্কিট করা হয় এবং ড্রেন কারেন্ট। 250μA হয়।.VDS কে "25°C এ পরম সর্বোচ্চ ভোল্টেজ"ও বলা হয়, কিন্তু এটা মনে রাখা গুরুত্বপূর্ণ যে এই পরম ভোল্টেজটি তাপমাত্রা নির্ভর, এবং ডেটা শীটে সাধারণত একটি "VDS তাপমাত্রা সহগ" থাকে।আপনাকে আরও বুঝতে হবে যে সর্বাধিক VDS হল ডিসি ভোল্টেজ এবং সার্কিটে উপস্থিত যেকোনো ভোল্টেজ স্পাইক এবং লহর।উদাহরণস্বরূপ, আপনি যদি 100mV, 5ns স্পাইক সহ একটি 30V পাওয়ার সাপ্লাইতে একটি 30V ডিভাইস ব্যবহার করেন, তাহলে ভোল্টেজটি ডিভাইসের সর্বোচ্চ সর্বোচ্চ সীমা অতিক্রম করবে এবং ডিভাইসটি তুষারপাত মোডে প্রবেশ করতে পারে।এই ক্ষেত্রে, MOSFET এর নির্ভরযোগ্যতা নিশ্চিত করা যাবে না।উচ্চ তাপমাত্রায়, তাপমাত্রা সহগ উল্লেখযোগ্যভাবে ভাঙ্গন ভোল্টেজ পরিবর্তন করতে পারে।উদাহরণস্বরূপ, 600V এর ভোল্টেজ রেটিং সহ কিছু N-চ্যানেল MOSFET-এর একটি ইতিবাচক তাপমাত্রা সহগ রয়েছে।যখন তারা তাদের সর্বাধিক জংশন তাপমাত্রার কাছে যায়, তাপমাত্রার গুণাঙ্ক এই MOSFETগুলিকে 650V MOSFET-এর মতো আচরণ করে।অনেক MOSFET ব্যবহারকারীদের ডিজাইনের নিয়মের জন্য 10% থেকে 20% এর ডিরেটিং ফ্যাক্টর প্রয়োজন।কিছু ডিজাইনে, প্রকৃত ব্রেকডাউন ভোল্টেজ 25°C-তে রেট করা মানের থেকে 5% থেকে 10% বেশি বলে বিবেচনা করে, প্রকৃত ডিজাইনে একটি সংশ্লিষ্ট দরকারী ডিজাইন মার্জিন যোগ করা হবে, যা ডিজাইনের জন্য খুবই উপকারী।MOSFET-এর সঠিক নির্বাচনের জন্য সমানভাবে গুরুত্বপূর্ণ হল পরিবাহী প্রক্রিয়া চলাকালীন গেট-সোর্স ভোল্টেজ VGS-এর ভূমিকা বোঝা।এই ভোল্টেজ হল সেই ভোল্টেজ যা একটি প্রদত্ত সর্বোচ্চ RDS(অন) শর্তে MOSFET-এর সম্পূর্ণ পরিবাহিতা নিশ্চিত করে।এই কারণেই অন-রেজিস্ট্যান্স সবসময় VGS লেভেলের সাথে সম্পর্কিত, এবং শুধুমাত্র এই ভোল্টেজেই ডিভাইসটি চালু করা যায়।একটি গুরুত্বপূর্ণ ডিজাইনের ফলাফল হল যে আপনি RDS(চালু) রেটিং অর্জনের জন্য ব্যবহৃত ন্যূনতম VGS থেকে কম ভোল্টেজ দিয়ে MOSFET সম্পূর্ণরূপে চালু করতে পারবেন না।উদাহরণস্বরূপ, একটি 3.3V মাইক্রোকন্ট্রোলারের সাথে একটি MOSFET সম্পূর্ণরূপে চালু করার জন্য, আপনাকে VGS=2.5V বা তার কম সময়ে MOSFET চালু করতে সক্ষম হতে হবে।
অন-প্রতিরোধ, গেট চার্জ, এবং "মেধার চিত্র"
একটি MOSFET-এর অন-প্রতিরোধ সর্বদা এক বা একাধিক গেট-টু-সোর্স ভোল্টেজে নির্ধারিত হয়।সর্বাধিক RDS(চালু) সীমা সাধারণ মানের থেকে 20% থেকে 50% বেশি হতে পারে।RDS(চালু) এর সর্বোচ্চ সীমা সাধারণত 25°C জংশন তাপমাত্রায় মানকে বোঝায়।উচ্চ তাপমাত্রায়, RDS(চালু) 30% থেকে 150% বৃদ্ধি পেতে পারে, যেমন চিত্র 1-এ দেখানো হয়েছে। যেহেতু RDS(চালু) তাপমাত্রার সাথে পরিবর্তন হয় এবং ন্যূনতম প্রতিরোধের মান নিশ্চিত করা যায় না, তাই RDS(চালু) এর উপর ভিত্তি করে কারেন্ট সনাক্ত করা যায় না। একটি খুব সঠিক পদ্ধতি।
চিত্র 1 RDS(চালু) সর্বোচ্চ পরিচালন তাপমাত্রার 30% থেকে 150% পর্যন্ত তাপমাত্রার সাথে বৃদ্ধি পায়
এন-চ্যানেল এবং পি-চ্যানেল MOSFET উভয়ের জন্য অন-প্রতিরোধ খুবই গুরুত্বপূর্ণ।পাওয়ার সাপ্লাই স্যুইচ করার ক্ষেত্রে, Qg হল N-চ্যানেল MOSFET-এর জন্য একটি মূল নির্বাচনের মাপকাঠি যা পাওয়ার সাপ্লাই স্যুইচ করার জন্য ব্যবহৃত হয় কারণ Qg সুইচিং লসকে প্রভাবিত করে।এই ক্ষতির দুটি প্রভাব রয়েছে: একটি হল স্যুইচিং সময় যা MOSFET চালু এবং বন্ধকে প্রভাবিত করে;অন্যটি প্রতিটি সুইচিং প্রক্রিয়ার সময় গেট ক্যাপাসিট্যান্স চার্জ করার জন্য প্রয়োজনীয় শক্তি।একটি জিনিস মনে রাখবেন যে Qg গেট-সোর্স ভোল্টেজের উপর নির্ভর করে, এমনকি যদি কম Vgs ব্যবহার করলে সুইচিং লস কমে যায়।স্যুইচিং অ্যাপ্লিকেশানগুলিতে ব্যবহারের উদ্দেশ্যে MOSFET-গুলি তুলনা করার একটি দ্রুত উপায় হিসাবে, ডিজাইনাররা প্রায়শই পরিবাহী ক্ষতির জন্য RDS(চালু) এবং স্যুইচিং ক্ষতির জন্য Qg সমন্বিত একটি একক সূত্র ব্যবহার করে: RDS(on)xQg।এই "ফিগার অফ মেরিট" (এফওএম) ডিভাইসের কর্মক্ষমতা সংক্ষিপ্ত করে এবং MOSFET-কে সাধারণ বা সর্বোচ্চ মানের পরিপ্রেক্ষিতে তুলনা করার অনুমতি দেয়।ডিভাইস জুড়ে একটি সঠিক তুলনা নিশ্চিত করতে, আপনাকে নিশ্চিত করতে হবে যে একই VGS RDS(চালু) এবং Qg-এর জন্য ব্যবহার করা হয়েছে এবং প্রকাশনাতে সাধারণ এবং সর্বাধিক মানগুলিকে একসাথে মিশ্রিত করা হবে না।নিম্ন এফওএম আপনাকে অ্যাপ্লিকেশনগুলি পরিবর্তন করার ক্ষেত্রে আরও ভাল পারফরম্যান্স দেবে, তবে এটি নিশ্চিত নয়।সেরা তুলনা ফলাফল শুধুমাত্র একটি প্রকৃত সার্কিটে প্রাপ্ত করা যেতে পারে, এবং কিছু ক্ষেত্রে সার্কিট প্রতিটি MOSFET-এর জন্য সূক্ষ্ম-টিউন করা প্রয়োজন হতে পারে।বিভিন্ন পরীক্ষার অবস্থার উপর ভিত্তি করে রেট করা বর্তমান এবং শক্তি অপচয়, বেশিরভাগ MOSFET-এর ডেটা শীটে এক বা একাধিক ক্রমাগত ড্রেন কারেন্ট থাকে।রেটিংটি নির্দিষ্ট কেস তাপমাত্রায় (যেমন TC=25°C), বা পরিবেষ্টিত তাপমাত্রা (যেমন TA=25°C) কিনা তা নির্ধারণ করতে আপনি ডেটা শীটটি সাবধানে দেখতে চাইবেন।এই মানগুলির মধ্যে কোনটি সবচেয়ে প্রাসঙ্গিক তা ডিভাইসের বৈশিষ্ট্য এবং প্রয়োগের উপর নির্ভর করবে (চিত্র 2 দেখুন)।
চিত্র 2 সমস্ত নিখুঁত সর্বাধিক বর্তমান এবং শক্তি মান হল বাস্তব ডেটা
হ্যান্ডহেল্ড ডিভাইসগুলিতে ব্যবহৃত ছোট সারফেস মাউন্ট ডিভাইসগুলির জন্য, সর্বাধিক প্রাসঙ্গিক বর্তমান স্তরটি 70 ডিগ্রি সেলসিয়াসের পরিবেষ্টিত তাপমাত্রায় হতে পারে।হিট সিঙ্ক এবং জোরপূর্বক বায়ু শীতল সহ বড় সরঞ্জামগুলির জন্য, বর্তমান স্তরের TA=25℃ বাস্তব পরিস্থিতির কাছাকাছি হতে পারে।কিছু ডিভাইসের জন্য, ডাই প্যাকেজ সীমার চেয়ে তার সর্বাধিক জংশন তাপমাত্রায় বেশি কারেন্ট পরিচালনা করতে পারে।কিছু ডেটা শীটে, এই "ডাই-লিমিটেড" বর্তমান স্তরটি "প্যাকেজ-সীমিত" বর্তমান স্তরের অতিরিক্ত তথ্য, যা আপনাকে ডাই-এর দৃঢ়তা সম্পর্কে ধারণা দিতে পারে।অনুরূপ বিবেচ্য অবিচ্ছিন্ন শক্তি অপচয়ের ক্ষেত্রে প্রযোজ্য, যা শুধুমাত্র তাপমাত্রার উপর নয়, সময়ের উপরও নির্ভর করে।কল্পনা করুন যে একটি ডিভাইস TA=70℃ এ 10 সেকেন্ডের জন্য PD=4W এ ক্রমাগত কাজ করছে।MOSFET প্যাকেজের উপর ভিত্তি করে "অবিচ্ছিন্ন" সময়কাল কী গঠন করে তা পরিবর্তিত হবে, তাই আপনি 10 সেকেন্ড, 100 সেকেন্ড বা 10 মিনিটের পরে পাওয়ার অপব্যবহার কেমন তা দেখতে ডেটাশীট থেকে স্বাভাবিক তাপীয় ক্ষণস্থায়ী প্রতিবন্ধকতা প্লট ব্যবহার করতে চাইবেন। .চিত্র 3-তে দেখানো হয়েছে, 10-সেকেন্ডের পালসের পরে এই বিশেষায়িত ডিভাইসের তাপ প্রতিরোধের সহগ আনুমানিক 0.33, যার মানে হল যে প্যাকেজটি আনুমানিক 10 মিনিট পরে তাপ স্যাচুরেশনে পৌঁছালে, ডিভাইসের তাপ অপচয় করার ক্ষমতা 4W এর পরিবর্তে শুধুমাত্র 1.33W হয়। .যদিও ডিভাইসের তাপ অপচয় ক্ষমতা ভাল কুলিং এর অধীনে প্রায় 2W পৌঁছাতে পারে।
চিত্র 3 পাওয়ার পালস প্রয়োগ করার সময় MOSFET-এর তাপীয় প্রতিরোধ
আসলে, আমরা কিভাবে MOSFET নির্বাচন করতে পারি তা চারটি ধাপে ভাগ করতে পারি।
প্রথম ধাপ: N চ্যানেল বা P চ্যানেল বেছে নিন
আপনার ডিজাইনের জন্য সঠিক ডিভাইস বেছে নেওয়ার প্রথম ধাপ হল N-চ্যানেল বা P-চ্যানেল MOSFET ব্যবহার করবেন কিনা তা নির্ধারণ করা।একটি সাধারণ পাওয়ার অ্যাপ্লিকেশনে, যখন একটি MOSFET মাটির সাথে সংযুক্ত থাকে এবং লোডটি মেইন ভোল্টেজের সাথে সংযুক্ত থাকে, তখন MOSFET নিম্ন-সাইড সুইচ গঠন করে।লো-সাইড সুইচে, ডিভাইসটি বন্ধ বা চালু করার জন্য প্রয়োজনীয় ভোল্টেজ বিবেচনা করে N-চ্যানেল MOSFET ব্যবহার করা উচিত।যখন MOSFET বাসের সাথে সংযুক্ত থাকে এবং মাটিতে লোড হয়, তখন একটি হাই-সাইড সুইচ ব্যবহার করা হয়।P-চ্যানেল MOSFET গুলি সাধারণত এই টপোলজিতে ব্যবহার করা হয়, যা ভোল্টেজ ড্রাইভ বিবেচনার কারণেও হয়।আপনার অ্যাপ্লিকেশনের জন্য সঠিক ডিভাইসটি নির্বাচন করতে, আপনাকে অবশ্যই ডিভাইসটি চালানোর জন্য প্রয়োজনীয় ভোল্টেজ এবং আপনার ডিজাইনে এটি করার সবচেয়ে সহজ উপায় নির্ধারণ করতে হবে।পরবর্তী পদক্ষেপটি প্রয়োজনীয় ভোল্টেজ রেটিং নির্ধারণ করা, বা ডিভাইসটি সহ্য করতে পারে এমন সর্বোচ্চ ভোল্টেজ।ভোল্টেজ রেটিং যত বেশি হবে, ডিভাইসের দাম তত বেশি হবে।বাস্তব অভিজ্ঞতা অনুসারে, রেট করা ভোল্টেজ মেইন ভোল্টেজ বা বাস ভোল্টেজের চেয়ে বেশি হওয়া উচিত।এটি পর্যাপ্ত সুরক্ষা প্রদান করবে যাতে MOSFET ব্যর্থ না হয়।একটি MOSFET নির্বাচন করার সময়, সর্বাধিক ভোল্টেজ নির্ধারণ করা প্রয়োজন যা ড্রেন থেকে উত্স পর্যন্ত সহ্য করা যেতে পারে, অর্থাৎ সর্বাধিক VDS।এটা জানা গুরুত্বপূর্ণ যে সর্বাধিক ভোল্টেজ একটি MOSFET তাপমাত্রার সাথে পরিবর্তন সহ্য করতে পারে।ডিজাইনারদের অবশ্যই সম্পূর্ণ অপারেটিং তাপমাত্রা পরিসরে ভোল্টেজের বৈচিত্র পরীক্ষা করতে হবে।সার্কিটটি ব্যর্থ হবে না তা নিশ্চিত করার জন্য রেট করা ভোল্টেজের এই বৈচিত্র্যের পরিসরটি কভার করার জন্য যথেষ্ট মার্জিন থাকতে হবে।অন্যান্য নিরাপত্তা বিষয়ক যেগুলো ডিজাইন ইঞ্জিনিয়ারদের বিবেচনা করতে হবে তার মধ্যে রয়েছে মোটর বা ট্রান্সফরমারের মতো ইলেকট্রনিক্স স্যুইচ করার মাধ্যমে ভোল্টেজ ট্রানজিয়েন্ট।রেটেড ভোল্টেজ বিভিন্ন অ্যাপ্লিকেশনের জন্য পরিবর্তিত হয়;সাধারণত, পোর্টেবল ডিভাইসের জন্য 20V, FPGA পাওয়ার সাপ্লাইয়ের জন্য 20-30V এবং 85-220VAC অ্যাপ্লিকেশনের জন্য 450-600V।
ধাপ 2: রেট করা বর্তমান নির্ধারণ করুন
দ্বিতীয় ধাপ হল MOSFET এর বর্তমান রেটিং নির্বাচন করা।সার্কিট কনফিগারেশনের উপর নির্ভর করে, এই রেট করা বর্তমানটি সর্বাধিক কারেন্ট হওয়া উচিত যা সমস্ত পরিস্থিতিতে লোড সহ্য করতে পারে।ভোল্টেজ পরিস্থিতির মতো, ডিজাইনারকে অবশ্যই নিশ্চিত করতে হবে যে MOSFET নির্বাচিত এই বর্তমান রেটিংটি সহ্য করতে পারে, এমনকি যখন সিস্টেমটি বর্তমান স্পাইক তৈরি করে।বিবেচিত দুটি বর্তমান অবস্থা হল ক্রমাগত মোড এবং পালস স্পাইক।ক্রমাগত পরিবাহী মোডে, MOSFET একটি স্থির অবস্থায় থাকে, যেখানে যন্ত্রের মাধ্যমে ক্রমাগত বিদ্যুৎ প্রবাহিত হয়।একটি পালস স্পাইক ডিভাইসের মধ্য দিয়ে প্রবাহিত একটি বড় ঢেউ (বা স্পাইক কারেন্ট) বোঝায়।একবার এই অবস্থার অধীনে সর্বাধিক কারেন্ট নির্ধারণ করা হলে, এটি কেবল একটি ডিভাইস নির্বাচন করার বিষয় যা এই সর্বাধিক বর্তমানকে পরিচালনা করতে পারে।রেট করা বর্তমান নির্বাচন করার পরে, পরিবাহী ক্ষতিও গণনা করা আবশ্যক।প্রকৃত পরিস্থিতিতে, MOSFET একটি আদর্শ ডিভাইস নয় কারণ পরিবাহী প্রক্রিয়া চলাকালীন বৈদ্যুতিক শক্তির ক্ষতি হয়, যাকে পরিবাহী ক্ষতি বলা হয়।একটি MOSFET একটি পরিবর্তনশীল প্রতিরোধকের মতো আচরণ করে যখন "চালু", যা ডিভাইসের RDS(ON) দ্বারা নির্ধারিত হয় এবং তাপমাত্রার সাথে উল্লেখযোগ্যভাবে পরিবর্তিত হয়।ডিভাইসের পাওয়ার লস Iload2×RDS(ON) দ্বারা গণনা করা যেতে পারে।যেহেতু তাপমাত্রার সাথে অন-রেজিস্ট্যান্স পরিবর্তিত হয়, তাই পাওয়ার লসও আনুপাতিকভাবে পরিবর্তিত হবে।MOSFET-এ যত বেশি ভোল্টেজ VGS প্রয়োগ করা হবে, RDS(ON) তত ছোট হবে;বিপরীতভাবে, RDS(ON) তত বেশি হবে।সিস্টেম ডিজাইনারের জন্য, এখানেই সিস্টেম ভোল্টেজের উপর নির্ভর করে ট্রেড-অফ আসে।পোর্টেবল ডিজাইনের জন্য, নিম্ন ভোল্টেজ ব্যবহার করা সহজ (এবং আরও সাধারণ), যখন শিল্প ডিজাইনের জন্য, উচ্চ ভোল্টেজ ব্যবহার করা যেতে পারে।উল্লেখ্য যে RDS(ON) রেজিস্ট্যান্স কারেন্টের সাথে কিছুটা বাড়বে।RDS(ON) প্রতিরোধকের বিভিন্ন বৈদ্যুতিক পরামিতির পরিবর্তনগুলি প্রস্তুতকারকের দেওয়া প্রযুক্তিগত ডেটা শীটে পাওয়া যায়।ডিভাইসের বৈশিষ্ট্যের উপর প্রযুক্তির একটি উল্লেখযোগ্য প্রভাব রয়েছে, কারণ কিছু প্রযুক্তি সর্বাধিক VDS বাড়ানোর সময় RDS(ON) বৃদ্ধি করে।এই ধরনের প্রযুক্তির জন্য, আপনি যদি VDS এবং RDS(ON) কমাতে চান, তাহলে আপনাকে চিপের আকার বাড়াতে হবে, এর ফলে প্যাকেজের আকার এবং সংশ্লিষ্ট উন্নয়ন খরচ বৃদ্ধি করতে হবে।শিল্পে বিভিন্ন প্রযুক্তি রয়েছে যা চিপের আকার বৃদ্ধি নিয়ন্ত্রণ করার চেষ্টা করছে, যার মধ্যে সবচেয়ে গুরুত্বপূর্ণ হল চ্যানেল এবং চার্জ ব্যালেন্সিং প্রযুক্তি।ট্রেঞ্চ প্রযুক্তিতে, একটি গভীর পরিখা ওয়েফারে এম্বেড করা হয়, সাধারণত কম ভোল্টেজের জন্য সংরক্ষিত, অন-রেজিস্ট্যান্স RDS(ON) কমাতে।RDS(ON) তে সর্বাধিক VDS-এর প্রভাব কমানোর জন্য, বিকাশ প্রক্রিয়া চলাকালীন একটি এপিটাক্সিয়াল গ্রোথ কলাম/এচিং কলাম প্রক্রিয়া ব্যবহার করা হয়েছিল।উদাহরণস্বরূপ, ফেয়ারচাইল্ড সেমিকন্ডাক্টর সুপারএফইটি নামে একটি প্রযুক্তি তৈরি করেছে যা RDS(ON) হ্রাসের জন্য অতিরিক্ত উত্পাদন পদক্ষেপ যোগ করে।RDS(ON) এর উপর এই ফোকাসটি গুরুত্বপূর্ণ কারণ একটি স্ট্যান্ডার্ড MOSFET এর ব্রেকডাউন ভোল্টেজ বাড়ার সাথে সাথে RDS(ON) দ্রুতগতিতে বৃদ্ধি পায় এবং ডাই সাইজ বৃদ্ধির দিকে নিয়ে যায়।SuperFET প্রক্রিয়া RDS(ON) এবং ওয়েফার আকারের মধ্যে সূচকীয় সম্পর্ককে একটি রৈখিক সম্পর্কেতে পরিবর্তন করে।এইভাবে, SuperFET ডিভাইসগুলি 600V পর্যন্ত ব্রেকডাউন ভোল্টেজ সহ ছোট ডাই আকারে আদর্শ নিম্ন RDS(ON) অর্জন করতে পারে।ফলাফল হল যে ওয়েফারের আকার 35% পর্যন্ত কমানো যেতে পারে।শেষ ব্যবহারকারীদের জন্য, এর অর্থ প্যাকেজের আকারে উল্লেখযোগ্য হ্রাস।
ধাপ তিন: তাপীয় প্রয়োজনীয়তা নির্ধারণ করুন
একটি MOSFET নির্বাচন করার পরবর্তী ধাপ হল সিস্টেমের তাপীয় প্রয়োজনীয়তা গণনা করা।ডিজাইনারদের অবশ্যই দুটি ভিন্ন পরিস্থিতি বিবেচনা করতে হবে, সবচেয়ে খারাপ পরিস্থিতি এবং বাস্তব-বিশ্বের দৃশ্যকল্প।সবচেয়ে খারাপ-কেস গণনার ফলাফল ব্যবহার করার সুপারিশ করা হয়, কারণ এই ফলাফলটি একটি বড় নিরাপত্তা মার্জিন প্রদান করে এবং নিশ্চিত করে যে সিস্টেমটি ব্যর্থ হবে না।এছাড়াও কিছু পরিমাপ ডেটা রয়েছে যা MOSFET ডেটা শীটে মনোযোগ দেওয়া প্রয়োজন;যেমন প্যাকেজ করা ডিভাইসের অর্ধপরিবাহী জংশন এবং পরিবেশের মধ্যে তাপীয় প্রতিরোধ এবং সর্বোচ্চ জংশন তাপমাত্রা।ডিভাইসের জংশন তাপমাত্রা সর্বাধিক পরিবেষ্টিত তাপমাত্রা এবং তাপ প্রতিরোধের এবং শক্তি অপচয়ের গুণফলের সমান (জাংশন তাপমাত্রা = সর্বাধিক পরিবেষ্টিত তাপমাত্রা + [তাপীয় প্রতিরোধ × শক্তি অপচয়])।এই সমীকরণ অনুসারে, সিস্টেমের সর্বাধিক শক্তি অপচয়ের সমাধান করা যেতে পারে, যা সংজ্ঞা অনুসারে I2×RDS(ON) এর সমান।যেহেতু ডিজাইনার ডিভাইসের মধ্য দিয়ে যাওয়া সর্বোচ্চ কারেন্ট নির্ধারণ করেছেন, তাই RDS(ON) বিভিন্ন তাপমাত্রায় গণনা করা যেতে পারে।এটি লক্ষণীয় যে সাধারণ তাপীয় মডেলগুলির সাথে কাজ করার সময়, ডিজাইনারদের অবশ্যই সেমিকন্ডাক্টর জংশন/ডিভাইস কেস এবং কেস/পরিবেশের তাপ ক্ষমতা বিবেচনা করতে হবে;এর জন্য প্রিন্ট করা সার্কিট বোর্ড এবং প্যাকেজ অবিলম্বে গরম না হওয়া প্রয়োজন।তুষারপাতের ভাঙ্গনের অর্থ হল সেমিকন্ডাক্টর ডিভাইসে বিপরীত ভোল্টেজ সর্বাধিক মানকে অতিক্রম করে এবং ডিভাইসে কারেন্ট বাড়ানোর জন্য একটি শক্তিশালী বৈদ্যুতিক ক্ষেত্র তৈরি করে।এই কারেন্ট শক্তি নষ্ট করবে, ডিভাইসের তাপমাত্রা বাড়িয়ে দেবে এবং সম্ভবত ডিভাইসের ক্ষতি করবে।সেমিকন্ডাক্টর কোম্পানিগুলি ডিভাইসে তুষারপাত পরীক্ষা পরিচালনা করবে, তাদের তুষারপাতের ভোল্টেজ গণনা করবে বা ডিভাইসের দৃঢ়তা পরীক্ষা করবে।রেট করা তুষারপাত ভোল্টেজ গণনা করার জন্য দুটি পদ্ধতি আছে;একটি পরিসংখ্যান পদ্ধতি এবং অন্যটি তাপীয় গণনা।তাপীয় গণনা ব্যাপকভাবে ব্যবহৃত হয় কারণ এটি আরও ব্যবহারিক।অনেক কোম্পানি তাদের ডিভাইস পরীক্ষার বিশদ প্রদান করেছে।উদাহরণস্বরূপ, ফেয়ারচাইল্ড সেমিকন্ডাক্টর "পাওয়ার এমওএসএফইটি অ্যাভাল্যাঞ্চ নির্দেশিকা" প্রদান করে (পাওয়ার এমওএসএফইটি অ্যাভাল্যাঞ্চ নির্দেশিকা- ফেয়ারচাইল্ড ওয়েবসাইট থেকে ডাউনলোড করা যেতে পারে)।কম্পিউটিং ছাড়াও, তুষারপাতের প্রভাবে প্রযুক্তিরও একটি বড় প্রভাব রয়েছে।উদাহরণস্বরূপ, ডাই সাইজ বৃদ্ধি তুষারপাত প্রতিরোধ ক্ষমতা বাড়ায় এবং শেষ পর্যন্ত ডিভাইসের দৃঢ়তা বৃদ্ধি করে।শেষ ব্যবহারকারীদের জন্য, এর অর্থ সিস্টেমে বড় প্যাকেজ ব্যবহার করা।
ধাপ 4: সুইচ কর্মক্ষমতা নির্ধারণ করুন
একটি MOSFET নির্বাচনের চূড়ান্ত ধাপ হল MOSFET-এর সুইচিং কর্মক্ষমতা নির্ধারণ করা।অনেকগুলি পরামিতি রয়েছে যা সুইচিং কর্মক্ষমতাকে প্রভাবিত করে, তবে সবচেয়ে গুরুত্বপূর্ণ হল গেট/ড্রেন, গেট/উৎস এবং ড্রেন/সোর্স ক্যাপাসিট্যান্স।এই ক্যাপাসিটারগুলি ডিভাইসে সুইচিং লস তৈরি করে কারণ তারা প্রতিবার স্যুইচ করার সময় চার্জ করা হয়।তাই MOSFET-এর স্যুইচিং স্পিড কমে গেছে, এবং ডিভাইসের দক্ষতাও কমে গেছে।স্যুইচিংয়ের সময় একটি ডিভাইসের মোট ক্ষতি গণনা করতে, ডিজাইনারকে অবশ্যই টার্ন-অন (ইওন) এর সময় ক্ষতি এবং টার্ন-অফ (ইওফ) এর সময় ক্ষতি গণনা করতে হবে।MOSFET সুইচের মোট শক্তি নিম্নলিখিত সমীকরণ দ্বারা প্রকাশ করা যেতে পারে: Psw=(Eon+Eoff)×সুইচিং ফ্রিকোয়েন্সি।গেট চার্জ (Qgd) স্যুইচিং পারফরম্যান্সের উপর সর্বাধিক প্রভাব ফেলে।স্যুইচিং পারফরম্যান্সের গুরুত্বের উপর ভিত্তি করে, এই সুইচিং সমস্যা সমাধানের জন্য নতুন প্রযুক্তি ক্রমাগত বিকাশ করা হচ্ছে।চিপ আকার বৃদ্ধি গেট চার্জ বৃদ্ধি;এটি ডিভাইসের আকার বাড়ায়।সুইচিং লস কমানোর জন্য, নতুন প্রযুক্তি যেমন চ্যানেল মোটা বটম অক্সিডেশন আবির্ভূত হয়েছে, যার লক্ষ্য গেট চার্জ কমানো।উদাহরণ স্বরূপ, নতুন প্রযুক্তি SuperFET পরিবাহী ক্ষতি কমিয়ে আনতে পারে এবং RDS(ON) এবং গেট চার্জ (Qg) কমিয়ে সুইচিং কর্মক্ষমতা উন্নত করতে পারে।এইভাবে, MOSFETগুলি সুইচিংয়ের সময় উচ্চ-গতির ভোল্টেজ ট্রানজিয়েন্ট (dv/dt) এবং বর্তমান ট্রানজিয়েন্ট (di/dt) মোকাবেলা করতে পারে এবং এমনকি উচ্চ সুইচিং ফ্রিকোয়েন্সিতে নির্ভরযোগ্যভাবে কাজ করতে পারে।
পোস্টের সময়: অক্টোবর-২৩-২০২৩
